首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> jesd204b

【做信號鏈，你需要了解的高速信號知識（一）】為什么要使用LVDS或JESD204B標準？

  • 信號鏈是連接真實世界和數(shù)字世界的橋梁。隨著ADC采樣率和采樣精度的提升，接口芯片的信號傳輸速度也越來越快，高速信號傳輸?shù)母鞣N挑戰(zhàn)慢慢浮現(xiàn)出來了。作為一個信號鏈設計或驗證工程師，這些基本概念你一定要知道。相比傳統(tǒng)的CMOS傳輸技術，在信號鏈中引入LVDS或JESD204B，可以實現(xiàn)更高的信號傳輸速率，更低的功耗，具備更好的抗干擾性 (信噪比更佳)，而且線束數(shù)量會大幅降低。LVDS（Low-Voltage Differential Signaling ,低電壓差分信號）是美國國家半導體（National Se
  • 關鍵字： 信號鏈  高速信號  LVDS  JESD204B  

PolarFireR FPGA Splash套件的JESD204B串行接口標準

  • Microchip的PolarFireR FPGA產(chǎn)品業(yè)界認證具有出色可靠的低功率、高安全性組件，一直被廣泛應用于有線和無線通信、國防、航空、工業(yè)嵌入式、人工智能、圖像處理等不同范疇。本文將介紹如何在PolarFire Splash套件上實現(xiàn)JESD204B獨立設計，并搭配GUI演示應用的電路板。此設計是使用PolarFire高速構建的參考設計收發(fā)器模塊，以及CoreJESD204BTX和CoreJESD204BRX IP內(nèi)核。它在運行時透過收發(fā)器將CoreJESD204BTX數(shù)據(jù)發(fā)送到CoreJESD2
  • 關鍵字： PolarFire  FPGA  Splash套件  JESD204B  串行接口  

FMC+標準將嵌入式設計推到全新的高度

  • FMC+標準將嵌入式設計推到全新的高度-　　作為使用 FPGA 和高速 I/O 的嵌入式計算設計的重要發(fā)展，名為 FMC+ 的最新夾層卡標準將把卡中的千兆位收發(fā)器（GT）的總數(shù)量從 10 個擴展到 32 個，最大數(shù)據(jù)速率從 10Gbps 提升到 28Gbps，同時保持與當前 FMC 標準實現(xiàn)向后兼容。
  • 關鍵字： 嵌入式  JESD204B  連接器  

合適數(shù)據(jù)轉換器選擇：JESD204B與LVDS技術對比

  • JESD204B接口是一個串行解串器鏈路規(guī)范，允許12.5Gbps的最大數(shù)據(jù)速率傳輸。使用高級工藝（例如65nm或更?。┑霓D換器支持該最大數(shù)據(jù)速率，還可提高電源效率。系統(tǒng)設計人員可充分利用該技術相對于低壓差分信號（LVDS）DDR的優(yōu)點
  • 關鍵字： 數(shù)據(jù)轉換器  JESD204B  LVDS  PHY模式  

JESD204B中的鏈路同步和對齊：了解控制字符

  • 目前，將JESD204B作為高速數(shù)據(jù)轉換器首選數(shù)字接口的趨勢如火如荼。JESD204接口于2006年首次發(fā)布，2008年改版為JESD204A，2011年8月再改版為目前的JESD204B。與LVDS等以前的技術相比，該接口在效率上技高一籌，同時還
  • 關鍵字： JESD204B    鏈路    數(shù)據(jù)轉換  

基于AD9680的寬帶高動態(tài)全數(shù)字雷達接收機設計

  • 針對某寬帶雷達數(shù)字接收機對帶寬、動態(tài)、處理速度、多通道等指標的需求，設計了一種基于新型ADC器件AD9680的寬帶高動態(tài)全數(shù)字雷達接收機驗證平臺。文中首先在搭建的平臺上對AD9680進行全帶寬模式和數(shù)字下變頻模式的性能驗證與結果分析，根據(jù)分析結果提出改善AD9680動態(tài)性能的方案;其次，對AD9680兩個通道之間的同步性做了驗證，并提出了一種針對雙通道時間偏差的優(yōu)化方法。各項結果表明，AD9680能滿足某寬帶雷達的應用需求。
  • 關鍵字： AD9680  寬帶雷達數(shù)字接收機  JESD204B  數(shù)字下變頻  雙通道同步  

JESD204B轉換器內(nèi)確定性延遲解密

  • 對于需要一系列同步模數(shù)轉換器(ADC)的高速信號采樣和處理應用，轉換器具有去相位偏移和匹配延遲變化的能力至關重要。圍繞該特性展開的系統(tǒng)設計極為關鍵，因為從模擬采樣點到處理模塊之間的任何延遲失配都會使性能下
  • 關鍵字： JESD204B    ADC    FPGA  

基于JESD204協(xié)議的高速串行采集系統(tǒng)

  • 摘要 在通信設施、成像設備、工業(yè)儀器儀表等需要大量數(shù)據(jù)的系統(tǒng)中，要求數(shù)據(jù)轉換級提供越來越寬的分辨率和越來越高的采樣率。并行接口的物理布局和串行LVDS方法的比特率限制，給設計人員帶來技術障礙。文中基于Xili
  • 關鍵字： GTX  Xilinx VertX6  JESD204B  

ADI時鐘抖動衰減器優(yōu)化JESD204B串行接口功能

  • 　　Analog Devices, Inc.，全球領先的高性能信號處理解決方案供應商，最近推出一款高性能時鐘抖動衰減器HMC7044，其支持JESD204B串行接口標準，適用于連接基站設計中的高速數(shù)據(jù)轉換器和現(xiàn)場可編程門陣列(FPGA)。JESD204B接口專門針對高數(shù)據(jù)速率系統(tǒng)設計需求而開發(fā)，3.2 GHz HMC7044時鐘抖動衰減器內(nèi)置可以支持和增強該接口標準特性的獨特功能。HMC7044提供50 fs抖動性能，可改善高速數(shù)據(jù)轉換器的信噪比和動態(tài)范圍。該器件提供14路低噪聲且可配置的輸出，可以靈活地
  • 關鍵字： Analog Devices  JESD204B  

選擇合適的轉換器：JESD204B與LVDS對比

  • 　　1 為不同應用提供不同選擇 　　對于數(shù)據(jù)轉換器的高速串行傳輸，不同的應用有不同的選擇。十多年來，數(shù)據(jù)轉換器制造商一直選擇LVDS作為主要差分信號技術。盡管有些LVDS應用可使用更高的數(shù)據(jù)速率，但目前該市場上的轉換器廠商可提供的最大LVDS數(shù)據(jù)速率仍然為0.8至1 Gbps。LVDS技術一直難以滿足轉換器的帶寬要求。LVDS受TIA/EIA 644A規(guī)范控制，這是一項LVDS核心制造商的行業(yè)標準。該規(guī)范可作為設計人員的最佳實踐指南，提高不同廠商的LVDS發(fā)送器及接收器兼容性。同樣，沒有完全遵守LVDS
  • 關鍵字： JESD204B  LVDS  轉換器  FPGA  PHY  

通過整合數(shù)字前端和JESD204B的TI高集成度片上系統(tǒng) (SoC) 將數(shù)據(jù)采集速度提升3倍

  • 　　在要求高速數(shù)據(jù)生成和采集的市場中，性能是關鍵。為了讓模數(shù)轉換器 (ADC)、數(shù)模轉換器 (DAC) 以及模擬前端 (AFE) 實現(xiàn)更簡易的直接連接，德州儀器 (TI) 日前宣布推出基于KeyStoneTM的高集成度66AK2L06片上系統(tǒng) (SoC) 解決方案，為行業(yè)帶來更多選擇。66AK2L06 SoC集成了JESD204B接口標準，讓總體電路板封裝尺寸實現(xiàn)了高達66%的縮減。該集成也可幫助航空電子、防御系統(tǒng)、醫(yī)療以及測試與測量等市場領域的用戶開發(fā)出具有更高性能同時能耗減少高達50% 的產(chǎn)品。此外，
  • 關鍵字： 德州儀器  JESD204B  

詳解JESD204B串行接口時鐘需求及其實現(xiàn)方法

  • 　　隨著數(shù)模轉換器的轉換速率越來越高，JESD204B串行接口已經(jīng)越來越多地廣泛用在數(shù)模轉換器上，其對器件時鐘和同步時鐘之間的時序關系有著嚴格需求。本文就重點講解了JESD204B數(shù)模轉換器的時鐘規(guī)范，以及利用TI公司的芯片實現(xiàn)其時序要求。 　　1. JESD204B介紹 　　1.1 JESD204B規(guī)范及其優(yōu)勢 　　JESD204是基于SerDes($174.9800)的串行接口標準，主要用于數(shù)模轉換器和邏輯器件之間的數(shù)據(jù)傳輸，其最早的版本是JESD204A，現(xiàn)在是JESD204Bsubclass
  • 關鍵字： JESD204B  數(shù)模轉換器  

理解JESD204B協(xié)議

  • 　　在使用我們的最新模數(shù)轉換器 (ADC) 和數(shù)模轉換器 (DAC) 設計系統(tǒng)時，我已知道了很多有關 JESD204B 接口標準的信息，這些器件使用該協(xié)議與 FPGA 通信。此外，我還在 E2E 上的該欄目下閱讀了各種技術文章及其它博客文章，明白了為什么 JESD204B 是 LVDS 和 CMOS 接口的后續(xù)產(chǎn)品。 　　有一個沒有深入討論的主題就是解決 ADC 至 FPGA 和 FPGA 至 DAC 鏈路問題的協(xié)議部分，這兩種鏈路本來就是相同的 TX 至 RX 系統(tǒng)。作為一名應用工程師，我所需要的就是
  • 關鍵字： JESD204B  FPGA  DAC   

Altera JESD204B解決方案簡化了前沿數(shù)據(jù)轉換器的集成

  • 2014年1月24號，Altera公司(Nasdaq: ALTR)宣布，開始提供多種JESD204B解決方案，設計用于在使用了最新JEDEC JESD204B標準的系統(tǒng)中簡化Altera FPGA和高速數(shù)據(jù)轉換器的集成。很多應用都使用了這一接口標準，包括雷達、無線射頻前端、醫(yī)療成像設備、軟件無線電，以及工業(yè)應用等。
  • 關鍵字： Altera  JESD204B  轉換器  FPGA  

IDT推出業(yè)界首款低功率雙通道16位DAC

  • 擁有模擬和數(shù)字領域的優(yōu)勢技術、提供領先的混合信號半導體解決方案的供應商 IDT?公司 (Integrated Device Technology, Inc.; NASDAQ: IDTI) 日前發(fā)布業(yè)界首款低功率雙通道 16 位、具備 JESD204B 的數(shù)模轉換器(DAC)，該器件適用于多載波寬帶無線應用。
  • 關鍵字： IDT  DAC  JESD204B  
共15條 1/1 1

jesd204b介紹

您好，目前還沒有人創(chuàng)建詞條jesd204b!
歡迎您創(chuàng)建該詞條，闡述對jesd204b的理解，并與今后在此搜索jesd204b的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473